




ENTRADA E SAÍDA

Fundamentos de Arquitetura de
Computadores

ENTRADA E SAÍDA


Uma das características básicas necessária de um computador é a capacidade de trocar dados com o mundo exterior (dispositivos periféricos).

Transferências de dados que não sejam entre UCP e a memória principal são chamadas de entrada/saída (E/S)

A comunicação é realizada através de interfaces entre a UCP e os dispositivos de entrada e saída

- Todo dispositivo de E/S é ligado a uma interface de E/S

ENTRADA E SAÍDA



INTERFACES DE E/S

Os dispositivos não conectados diretamente ao barramento do sistema por diversas razões

- Diversos métodos de operação
- Diferentes taxas de transferência (algumas são mais rápidas que a memória ou o processador)
- Formatos de dados e extensões de palavras diferentes

Dispositivo	Taxa de dados
Teclado	10 bytes/s
Mouse	100 bytes/s
Modem 56 K	7 KB/s
Canal telefônico	8 KB/s
Linhas ISDN dual	16 KB/s
Impressora a laser	100 KB/s
Scanner	400 KB/s
Ethernet clássica	1,25 MB/s
USB (<i>universal serial bus</i> — barramento serial universal)	1,5 MB/s
Câmara de vídeo digital	4 MB/s
Disco IDE	5 MB/s
CD-ROM 40x	6 MB/s
Ethernet rápida	12,5 MB/s
Barramento ISA	16,7 MB/s
Disco EIDE (ATA-2)	16,7 MB/s
FireWire (IEEE 1394)	50 MB/s
Monitor XGA	60 MB/s
Rede SONET OC-12	78 MB/s
Disco SCSI Ultra 2	80 MB/s
Ethernet Gigabit	125 MB/s
Dispositivo de Fita Ultrium	320 MB/s
Barramento PCI	528 MB/s
Barramento da Sun Gigaplane XB	20 GB/s

INTERFACES DE E/S: FUNÇÕES

Comunicação com o processador/dispositivos

- Comunicação envolve comandos, informação de estado e dados

Controle e temporização

- Coordenar o fluxo de tráfego entre os recursos internos e os dispositivos externos

Armazenamento temporário

- Devido à diferença de taxas de transferência

Detecção de erro

- Relatar erros ao processador (defeitos mecânicos e elétricos, erros na transferência de bits)

INTERFACES DE E/S: ESTRUTURA

As interfaces de E/S variam de modo considerável em complexidade e em número de dispositivos controlados por eles

A comunicação com o dispositivo ocorre endereçando-se a interface

- Os endereços são registradores internos da interface
- Registradores da interface são chamados de **portas**

INTERFACES DE E/S: ESTRUTURA

Registadores de Dados


- Armazenamento temporário de dados entrada e saída
- Controlar o fluxo de dados entre CPU e dispositivos

Registadores de Estado/Controle

- Estado de transferências de E/S
- Controle define modo de operação (podem ser programados) da interface
- Cada bit deste registrador (8 bits) tem um um significado especial
 - Dispositivo colocou um dado no registrador de dados de entrada (READYE=1)
 - Dispositivo está pronto para receber o dado de saída (READYS=1)

Lógica de E/S

- Comunicação com o processador e controle da interface



E/S: COMUNICAÇÃO

A comunicação com um dispositivo de E/S necessita

- Acessar diversos registradores (dados, controle,..)
 - Depende do mapeamento da E/S
 - E/S Mapeada em memória
 - E/S Isolada
- Um protocolo para comunicação
 - E/S Programada
 - E/S por Interrupção
 - Acesso Direto à Memória (DMA)

MAPEAMENTO DA E/S


E/S Isolada

E/S Mapeada em Memória

E/S ISOLADA

Separa o espaço de endereçamento de E/S e memória

- Endereçamentos idênticos
- Requerem sinais de controle: MRDC, MWTC, IORC, IOWC



Endereços idênticos obriga a arquitetura a disponibilizar instruções específicas para E/S de dados e para acesso à memória


- IN, OUT

E/S MAPEADA EM MEMÓRIA

Um único espaço de endereçamento para memória e dispositivos

- Registradores de estado e de dados são posições de memória

As instruções de E/S são as próprias instruções de acesso à memória



E/S MAPEADA EM MEMÓRIA

Um circuito (lógica de decodificação de endereço) decodifica o endereço para acessar a memória ou dispositivo

Como acessar uma EPROM (2KB) para programas, uma RAM (2KB) para os dados e uma interface de E/S de um pequeno dispositivo em um espaço de endereçamento de 64KB?

E/S MAPEADA EM MEMÓRIA

EPROM (2KB)




- $0000000000000000_2 - 0000011111111111_2$

RAM (2KB)

- $1000000000000000_2 - 1000011111111111_2$

PIO (4 bytes)


- $1111111111111100_2 - 1111111111111111_2$



E/S MAPEADA EM MEMÓRIA

Arquitetura com barramento único

Arquitetura com barramento duplo (dual)




E/S MAPEADA EM MEMÓRIA X ISOLADA

Espaços de memória e E/S separados - E/S isolada

E/S mapeada na memória

Híbrido



E/S MAPEADA EM MEMÓRIA X ISOLADA

Vantagens

- Não são necessários códigos específicos para instruções de E/S
 - Todas as instruções que fazem referência à memória podem ser utilizadas para manipulação de E/S.
- A quantidade de endereços para E/S é praticamente ilimitada
- SO não precisa de mecanismo de proteção especial para impedir que os processos executem E/S

Desvantagens

- Parte dos endereços de memória não pode ser utilizado como endereços de memória
- Há necessidade de interfaces mais complexas para reconhecer endereços maiores
- Instruções de referência a endereços de memória (que na verdade realizam a E/S) podem ser mais longas, com maior tempo de execução, do que instruções específicas de E/S.

PROTOCOLOS DE OPERAÇÃO DE E/S

A transferência de dados entre o sistema de microcomputador e CIs de interface pode ser realizada de três maneiras distintas:

- E/S programada (*programmed I/O*)
- E/S por interrupção (*interrupt-driven I/O*)
- DMA (*direct memory access*)

E/S PROGRAMADA

Transferências são completamente controladas pelo microprocessador

- Programador insere em pontos determinados do programa as instruções correspondentes às operações de E/S desejadas
- Microprocessadores têm uma única instrução de entrada e uma única instrução de saída
- Cada uma das instruções seleciona um dos dispositivos de E/S
- Um único caractere é transmitido entre um registrador fixo do microprocessador e o dispositivo de E/S selecionado

E/S PROGRAMADA: TIPOS


Incondicional

- O microprocessador recebe ou envia os dados, independente de qualquer condição
- Por exemplo, a leitura de um registrador de estado de uma controladora

Condicional (Transferência por polling)

- Microprocessador tem acesso a E/S só depois da análise do estado (palavra de estado) do dispositivo (interface) E/S.
- Por exemplo, leitura de uma porta serial

E/S PROGRAMADA CONDICIONAL



E/S PROGRAMADA

Vantagem

- Simplicidade do hardware e todas as transferências são executadas por endereços (como na memória)


Desvantagem

- Microprocessador gasta grande parte de seu tempo em um laço restrito esperando que o dispositivo fique pronto (denominada de espera ocupada – *busy wait*)

E/S POR INTERRUPÇÃO

Uma interrupção é uma suspensão da atividade do processador, causada por um evento externo ou pelo próprio processador

- Quando é interrompido, o processador executa uma rotina de tratamento do evento que causou a interrupção
- Após executá-la, retorna ao programa interrompido exatamente no mesmo estado em que estava quando ocorreu a interrupção



E/S POR INTERRUPÇÃO: TIPOS

Hardware

- Pedidos de dispositivos periféricos, relógio do sistema, circuitos de monitorização de energia


Software

- Uma interrupção causada por um programa (e.g., envio de dados para o monitor)

Exceção

- Ocorrem devido a utilizações indevidas de instruções ou de dados (e.g., divisão por 0, acesso a uma posição de memória protegida, etc.)

E/S POR INTERRUPÇÃO: PROCESSO



E/S POR INTERRUPÇÃO: CLASSIFICAÇÃO

Interrupções Mascarável

- Podem ser desabilitadas pelo programa

Interrupções Não Mascarável

- Deve ser sempre atendida
- Possui prioridade maior de atendimento
- Normalmente tratam eventos urgentes, como salvamento de dados em memória de baixo consumo ou ativação de bateria, no caso de falta de luz

E/S POR INTERRUPTÃO: CLASSIFICAÇÃO

Interrupções Vetorizadas

- Processador é interrompido e recebe o código da interrupção gerada
- Através desse código, ele obtém, em uma tabela (o vetor de interrupções), o endereço da rotina de tratamento dessa interrupção
- Este tipo exige a identificação do dispositivo periférico que solicita interrupção
- Sempre mascaráveis

Interrupções Não Vetorizadas

- Executar uma rotina em um endereço constante
- Executar uma instrução recebida do periférico

E/S POR INTERRUPTÃO: PRIORIDADES


Tratamentos

- Interrupção com Polling
- Interrupção com daisy-chaining
- Interrupção com várias linhas de pedido

E/S POR INTERRUPTÃO: PRIORIDADES

Interrupção com Polling


- Prioridade é feita via software
- A ordem de polling dos registradores de estado no programa de tratamento de interrupção define a prioridade de E/S
 - Assim, o dispositivo de E/S1 tem a maior prioridade e o dispositivo de E/SN tem a menor prioridade.
- É lento, mas necessita de uma lógica simples



E/S POR INTERRUPTÃO: PRIORIDADES

Interrupção com daisy-chaining


- Somente um única linha de INT para todos os dispositivos de E/S; mas o microprocessador responde para os dispositivos de E/S pelo sinal INTA
- Esse sinal se propaga sequencialmente através das interfaces de E/S até o dispositivo (interface) que requisitou
- O mesmo responde com o endereço da sub-rotina de tratamento, desabilitando os outros dispositivo



E/S POR INTERRUPTÃO: PRIORIDADES

Interrupção com daisy-chaining


- A conexão em série dos dispositivos de E/S definem a prioridade
- Software (programas de tratamento de interrupção) é simplificado
- As interfaces e o microprocessador devem ter uma lógica adicional (“hardware” adicional) para tratamento da interrupção.
 - Em regra, o próprio indicador de vetor (1 byte) de interrupção é formado por “jumpers” na placa de interface.
- Existe um atraso de propagação do sinal INTA para conseguir o dispositivo E/SN
- Permite a um número ilimitado de interfaces compartilharem o mesmo nível de interrupção.



E/S POR INTERRUPÇÃO: PRIORIDADES

Interrupção com várias linhas de pedido

- Utiliza um bloco especial de PIC (*Programmable Interrupt Controller*) é utilizado para definir a prioridade
- Cada dispositivo tem uma linha de interrupção IRQ (*Interrupt ReQuest* – requisição de interrupção) que é tratada pela PIC



E/S POR INTERRUPTÃO: PRIORIDADES


Interrupção com várias linhas de pedido

- É possível programar alguns parâmetros
 - Prioridade dos dispositivos externos (entradas IRQ_1 - IRQ_N)
 - Tipo de interrupção
 - Mascarar as entradas IRQ_N
 - Codificar os índices do vetor de interrupção.
- Um controlador de interrupção que permite a programação das prioridades e habilitação individual das interrupções fornece uma maior versatilidade ao sistema

E/S POR INTERRUPTÃO: PRIORIDADES

Interrupção com várias linhas de pedido


- Método de interrupção mais popular porque é mais rápido, mas tem que usar um módulo adicional, a PIC (por exemplo, Intel 82C59A)



E/S POR INTERRUPTÃO: PRIORIDADES

Interrupção com várias linhas de pedido

- Pode-se ligar dois ou mais PICs em cascata



E/S PROGRAMADA E POR INTERRUPÇÃO

E/S por Interrupção mais eficiente que a programada, mas ainda necessita do processador para transferência de dados entre memória e interface de E/S

A taxa de transferência de E/S é limitada pela velocidade com que o processador pode testar e servir um dispositivo

O processador se ocupa de gerenciar a transferência de dados de E/S (executa várias instruções a cada transferência)

E/S POR ACESSO DIRETO À MEMÓRIA

A técnica de acesso direto a memória (DMA) utiliza um controlador dedicado para acessar diretamente a memória


Ele toma posse do barramento e realiza E/S programada

Avisa ao processador, por meio de interrupção, quando a operação de E/S estiver finalizada

E/S POR ACESSO DIRETO À MEMÓRIA

Durante o DMA

- CPU fica em estado passivo (idle)
- Controle do barramento é efetuado por dispositivo Controlador de DMA (Direct Memory Access) (por exemplo, i8237, MC68450)
- Toma controle dos barramentos do sistema
- Gera os sinais apropriados para efetuar a transferência dos dados



E/S POR ACESSO DIRETO À MEMÓRIA

Registradores de um Controlador de DMA

- Registrador de Endereços: registrador que contém o endereço de memória a ser acessado (incrementado automaticamente a cada acesso à memória)
- Registrador de Contagem: indica o tamanho do bloco de dados a ser transferido (decrementado automaticamente a cada acesso à memória). Em geral, um controlador de DMA gera um pedido de interrupção quando este contador zera, para indicar o fim da transferência de um bloco de dados.
- Registrador de Controle: que serve para controlar a operação: disparar o processo; indicar se leitura ou escrita, etc.
- Registrador de Estado: indica o estado da transferência (em andamento, finalizada) e situações de erro.

Os 3 primeiros registradores são inicializados pela CPU sob comando de programa do usuário/programador de sistema.

E/S POR ACESSO DIRETO À MEMÓRIA

Controlador de DMA

- Inicialização: o Canal de DMA é inicializado pela CPU – a CPU inicializa (escreve) os registradores de endereços, contagem e controle do dispositivo Controlador de DMA. Em geral, é efetuada uma transferência de bloco de dados.
- Transferência: durante a transferência o dispositivo Controlador de DMA aceita solicitações de transferência do dispositivo periférico e gera os sinais necessários (barramento de endereço e de controle) para o acesso à memória.
- Finalização: após a transferência do bloco de dados definidos pela CPU na fase de inicialização, o dispositivo controlador de DMA informa a CPU (em geral, por interrupção) o final da transferência.

E/S POR ACESSO DIRETO À MEMÓRIA

Uma transferência de dados tem sempre uma origem e um destino

O meio para manter o controle da troca entre os dois é chamado **canal**

Um canal inclui um "hardware" para geração de endereços e contagem de "bytes", controle de barramento e coordenação do processo de transferência

Alguns controladores possuem múltiplos canais

- O multi controlador 82380 usado pelo processador i80386, possui oito canais de acesso direto à memória
- Possui também controlador de interrupções, temporizador, gerador de estado e controlador de RAM dinâmica

E/S POR ACESSO DIRETO À MEMÓRIA

Processo de Transferência de Dados


1. O dispositivo de I/O necessita de escrever (ler, caso ciclo de leitura) um byte na (da) memória e, por isso, faz o pedido de DMA levantando o nível da linha $DREQ_i$ (DMA Request);
2. O controlador de DMA, ao receber o pedido $DREQ_i$, checa sua habilitação e prioriza junto com os demais canais; supondo que ele possa aceitar esse pedido de DMA, envia uma solicitação de HOLD para a CPU;
3. A CPU, ao receber o pedido de HOLD, termina o atual ciclo de barramento para então colocar seus pinos em alta impedância;
4. Após liberar o barramento, a CPU confirma o estado de HOLD, enviando o sinal HLDA (*Hold Acknowledgement*), para o controlador de DMA;

E/S POR ACESSO DIRETO À MEMÓRIA

Processo de Transferência de Dados(continuação)

5. O controlador de DMA, ao receber a confirmação HLDA, envia o sinal **DACK_i* (*Data Acknowledgement*) para o dispositivo de I/O que solicitou o DMA; este sinal atua como o selecionador de chip, ou "Chip Select", conectando a interface ao barramento;
6. Agora, o controlador de DMA coloca no barramento o endereço de memória que participará da operação de DMA;
7. Em seguida, o controlador envia o sinal de leitura do I/O - **IORC* (leitura da memória - **MRDC*, caso ciclo de leitura) e escrita na memória - **MWTC* (escrita em I/O - **IOWC*), de forma a realizar o ciclo programado;
8. Após receber o **DACK*, o dispositivo de I/O deve remover o pedido de DMA que havia feito através da linha *DREQ_i*. Quando o controlador termina o ciclo, ele retira o pedido de HOLD, para que a CPU remova o sinal HLDA e reassuma o controle do barramento.

E/S POR ACESSO DIRETO À MEMÓRIA



E/S POR ACESSO DIRETO À MEMÓRIA


IBM-PC: Controlador 8237

- 4 portas
- Opera a 4.77 MHz
- Transfere até 900 kbytes/seg
- 8 bits de dados
- 16 bits de endereços
- Suporta transferências memória-memória
- Canais com prioridade fixa ou rotativa



E/S POR ACESSO DIRETO À MEMÓRIA

PC-AT estende para 2 DMAs



E/S POR ADM - MÉTODOS DE TRANSFERÊNCIA

Sequencial (*flow through, fetch-and-deposit*): um "byte" é lido da origem para o controlador de ADM, em um ciclo. No ciclo seguinte, o "byte" é gravado no destino

Simultânea (*flyby*): possui um circuito que permite que a leitura e gravação sejam efetuadas no mesmo ciclo.

- Mais rápida
- Transferência é direta entre memória e dispositivo, isto é, dado não passa pelo controlador
- Não permite transferências memória-memória e/ou dispositivo-dispositivo

E/S POR ACESSO DIRETO À MEMÓRIA


Modos de Transferência¹

- byte ("single")
 - Contínuo ou por bloco
 - Rajada ("burst") ou por demanda
-
- 1. O i8237A disponibiliza os 3 modos de transferência

E/S POR ACESSO DIRETO À MEMÓRIA

Modos de Transferência: byte ("single")


- Um "byte" é transferido de cada vez, enquanto o dispositivo estiver solicitando.
- O controle do barramento é devolvido a UCP, após a transferência
- A cada novo byte, o controlador solicita o controle dos barramentos à UCP



E/S POR ACESSO DIRETO À MEMÓRIA

Modos de Transferência: Contínuo ou por bloco


- O controlador de ADM controla os barramentos, até que todo o bloco tenha sido transferido.
- Enquanto não houver "bytes" prontos para serem transferidos, o controlador de ADM espera.
- Modo de operação mais rápido mas faz com que a UCP fique ociosa durante toda a transferência.



E/S POR ACESSO DIRETO À MEMÓRIA

Modos de Transferência: Rajada ("burst") ou por demanda

- O controlador de ADM continua a transmitir "bytes" após ganhar o controle dos barramentos, enquanto o dispositivo solicitar
- Nesse ínterim, a UCP permanece inativa
- A transferência ocorre em blocos, mas o controlador pode perder o barramento (e reobtê-lo mais tarde) a qualquer momento
- Mais utilizado



E/S POR ACESSO DIRETO À MEMÓRIA

Programação de um Controlador de DMA

- o modo de operação
- a operação (busca ou transferência)
- ação após o término e
- prioridade das solicitações de barramento em relação às outras interrupções.

E/S POR ACESSO DIRETO À MEMÓRIA

Lógica de Prioridade do DMAC

- **Prioridade Fixa:**

- Os canais possuem uma prioridade fixa, com a ordem baseada no valor decrescente de seus números. O canal 0 possui a prioridade mais alta e o canal 3 a mais baixa (em cada controlador)
 - Situação default
 - Os canais do controlador escravo possuem a prioridade mais alta

- **Prioridade Rotativa**

- O último canal a ser atendido terá a prioridade mais baixa, com a prioridade dos demais canais sendo rotacionada adequadamente.
- Impede que um canal monopolize o sistema

E/S POR ACESSO DIRETO À MEMÓRIA

Vantagens

- O processador não precisa ficar em espera ocupada
- Ele fica livre para realizar outras tarefas
- Não é necessário tratar uma interrupção por caractere transmitido
- A interrupção só é gerada após a transmissão de um bloco de caracteres de tamanho especificado

Desvantagens

- Toda vez que o controlador requisita o barramento, seja para acessar a memória ou para acessar o dispositivo, ele tem prioridade sobre o processador
- Diz-se que o controlador de DMA “rouba” ciclos de barramento do processador
- Problemas de coerência da memória cache

E/S MÉTODOS DE TRANSFERÊNCIA

